(2) Japanese Patent Application Laid-Open No.10-247206 (1998)

"Method of Designing Semiconductor Integrated Circuit, and Design Device thereof"

The following is an extract relevant to the present application.

5

The present invention relates to a technique for designing a semiconductor integrated circuit device, and more particularly, it relates to a technique which is efficient when applied to a design of a highly integrated semiconductor integrated circuit device of which manufacturing condition is difficult.

10

A window frame is applied to a layout pattern consisting of a plurality of pattern elements and is automatically generated based on a functional and logical designs, by executing an AND operation of a frame pattern wherein micro space is provided between adjacent patterns and the layout pattern, so that the pattern is divided (step 104).

15

Next, an OR operation of a grid pattern composed of micro line widths whose grid interval is no more than that of the pattern element and the divided layout pattern is executed so that the pattern elements will be defined as one graphic (step 105). Further, an AREA operation is executed, thereby the area of the layout pattern is obtained in one operation (step 106). If the area occupation rate does not meet the requirements, a dummy pattern is arranged (step 109) so that it is fed back to a step 102.

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平10-247206

(43)公開日 平成10年(1998)9月14日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
G06F	17/50		G06F	15/60	666C
H01L	21/82		H01L	21/82	T
					С


## 審査請求 未請求 請求項の数5 OL (全 11 頁)

(21)出願番号	特顧平9-49105	(71) 出願人 000005108	
		株式会社日立製作所	
(22)出顧日	平成9年(1997)3月4日	東京都千代田区神田駿河台四丁目6番地	
		(72)発明者 加藤 正隆	
		東京都青梅市今井2326番地 株式会社日立	
		製作所デバイス開発センタ内	
		(72)発明者 和田 真一郎	
		東京都青梅市今井2326番地 株式会社日立	
		製作所デバイス開発センタ内	
		(72)発明者 風間 秀士	
		東京都青梅市今井2326番地 株式会社日立	
		製作所デパイス開発センタ内	
		(74)代理人 弁理士 筒井 大和	

## (54) 【発明の名称】 半導体集積回路装置の設計方法および設計装置

## (57)【要約】

【課題】 従来のデザインルールチェックの機能を用いて簡便にレイアウトバターンの面積占有率を計算する。 【解決手段】 機能設計および論理設計を基に自動生成され、複数のパターン要素からなるレイアウトパターンに、隣接パターン間に微小スペースを設けた枠パターンとレイアウトパターンとのAND演算によりウィンドウ枠を適用してパターンを分割する(ステップ104)。 次に、微小線幅で構成され、格子間隔がパターン要素の幅以下の格子パターンと分割されたレイアウトバターンとのOR演算によりパターン要素を一図形化し(ステップ105)、さらにAREA演算によりレイアウトバターンの面積を一度で求め(ステップ106)、面積占有率が条件に適合しない場合にはダミーパターンを配置し(ステップ109)、ステップ102にフィードバックする。



#### 【特許請求の範囲】

【請求項 1 】 複数のパターン要素からなり、集積回路 を構成する部材の加工に用いるマスクのパターンを生成 するマスクパターン生成工程と、前記マスクパターン が、設計規則を満足するか否かをコンピュータを用いて 検査する設計規則検査工程とを有する半導体集積回路装 置の設計方法であって、

前記設計規則検査工程は、前記マスクバターンの特定の 領域における前記複数のバターン要素の面積占有率を単 とを特徴とする半導体集積回路装置の設計方法。

【請求項2】 請求項1記載の半導体集積回路装置の設 計方法であって、前記面積占有率計算の手順は、

前記マスクパターンの全領域において単一または複数の 枠領域に分割された枠バターンと前記マスクバターンと のAND演算を実行し、枠取りマスクパターンを生成す る第1のステップと、

前記枠領域ととに配置され、前記パターン要素の最小幅 よりも小さなピッチを有する格子パターンまたはストラ イプパターンと前記枠取りマスクパターンとのOR演算 20 を実行し、前記枠領域でとに面積計算パターンを生成す る第2のステップと、

前記面積計算パターンにAREA演算を実行し、前記枠 領域ごとに前記パターン要素の占有面積を算出する第3 のステップとを備えたことを特徴とする半導体装置の設 計方法。

【請求項3】 請求項2記載の半導体集積回路装置の設 計方法であって、

前記枠領域の間隔ならびに前記格子バターンおよびスト ライブパターンの幅は、最小レイアウト寸法であること 30 を特徴とする半導体集積回路装置の設計方法。

【請求項4】 請求項1、2または3記載の半導体集積 回路装置の設計方法であって、

前記特定の領域または前記枠領域における前記面積占有 率が、一定の面積占有率を超過する場合には、前記特定 の領域または前記枠領域にダミーバターンを配置し、前 記ダミーバターンを前記パターン要素に加えて新たにマ スクパターンを生成し、再度前記面積占有率の計算を行 うことを特徴とする半導体集積回路装置の設計方法。

【請求項5】 複数のパターン要素からなるマスクパタ 40 ーンが設計規則を満足するか否かをコンピュータを用い て検証することができる半導体集積回路装置の設計装置 であって、

前記マスクバターンのデータを記憶する第1記憶領域 と、前記マスクパターンの全領域を分割する枠パターン のデータを記憶する第2記憶領域と、前記枠パターンに 相当する領域内の前記パターン要素を結合して一図形と する格子バターンまたはストライプバターンを記憶する 第3記憶領域と、前記第1、第2または第3記憶領域を 含むデータ記憶領域から複数のデータを読み出し、前記 50

複数のデータ間に図形演算を施した後、前記データ記憶 領域に演算結果を記憶することができる演算装置とを有

前記第1記憶領域に記憶された前記マスクバターンのデ ータと前記第2記憶領域に記憶された前記枠パターンの データを用いてAND演算を実行し、枠取りマスクパタ ーンを生成する第1の手順、前記枠取りマスクパターン のデータと前記第3記憶領域に記憶された前記格子バタ ーンまたはストライプバターンのデータを用いてOR演 一のジョブで計算する面積占有率計算の手順を備えたと 10 算を実行し、前記枠パターンに相当する領域内において 一図形化された面積計算パターンを生成する第2の手 順、前記面積計算パターンのデータを用いてAREA演 算を実行し、前記枠パターンに相当する領域内の前記パ ターン要素の面積を算出する第3の手順を有する面積計 算手順を備えたことを特徴とする半導体集積回路装置の 設計装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置の設計技術に関し、特に、製造条件の厳しい高集積な 半導体集積回路装置の設計に適用して有効な技術に関す るものである。

[0002]

【従来の技術】半導体集積回路装置の設計は、たとえば 昭和59年11月30日、株式会社オーム社発行、「L SIハンドブック」、p161~p220に詳細に説明 されているように、一般に、半導体集積回路装置のシス テム仕様に基づいてアーキテクチャを決定する機能設計 工程、機能設計データに基づく論理設計工程、論理設計 により得られた接続データとデバイス設計および回路設 計により準備された論理セルライブラリとを用いて論理 ゲートの配置、配線を行ない、LSIマスクのパターン を設計するレイアウト設計工程の順に進められる。この うち、レイアウト設計工程は、LSIの製造条件による 制約条件(デザインルール)に従いつつチップ面積を最 小にするよう要求され、LSIの性能の死命を制すると もいわれる最も重要な設計工程である。

【0003】したがって、レイアウト設計後のマスクバ ターンが、論理機能および回路機能が満たされているか を検証する必要があり、不具合が生じた場合には、その 検証結果をフィードバックし、論理設計工程あるいは回 路設計工程に遡って再設計される。また、コンピュータ による自動レイアウトでは、細部について十分な最適化 がされない場合があり、このような場合には人手による レイアウトの変更・一部修正により完成度の高いマスク バターンにする必要があるが、人手による場合には誤り が入り込みやすく、そのような誤りを根絶するためには レイアウト結果の検証手段が極めて重要な役割を有す

【0004】このようなレイアウト結果の検証手段は、

上記文献 p 2 1 0 ~ p 2 1 7 に記載されているようにアートワーク処理として知られている。アートワークデータは一般に、マスク層でとに分類された閉じた図形の集合であるため、その検証には図形演算が用いられ、代表的な検査項目としては、デザインルールが満たされているか否かを検証する設計規則検査、論理設計において設計されたとおりの論理接続が実現されているか否かを検証する論理接続検査、回路設計されたとおりの電気特性を有するものであるか否かを検証する電気的特性検査がある。

【0005】なかでも設計規則検査は、コンピュータにより自動的に検証するプログラムが早くから実用化され、一般的に用いられている手法であり、実用的にも重要である。この設計規則検査は、LSIの製造条件から決定される幾何学的な設計規則(デザインルール)に違反した誤りを検出するものであり、図形自体の幅が規格値以上であるか否か(インターナルチェック)、2つの図形間の距離が規格値以上であるか否か(エクスターナルチェック)、ある図形が他の図形に規格値以上内側に含まれているか否か(エンクロージャチェック)等の処20理が行われる。すなわち、主にフォトリソグラフィ工程において要求される最小加工寸法以上に各図形が配置されているか否かを検査することができる。

### [0006]

【発明が解決しようとする課題】しかし、近年の製造工 程技術の進展により、従来の設計規則検査では検出でき ない要求規則が生ずるようになってきた。たとえば、C MP (Chemical Mechanical Polishing)法を用いて素子 分離領域あるいは配線等を形成する場合、活性領域を構 成するシリコン基板と素子分離領域を構成するシリコン 30 酸化膜との硬度、あるいは配線を構成するアルミニウム 等の金属と層間絶縁膜を構成するシリコン酸化膜との硬 度が相違し、素子分離領域あるいは配線の占有面積が一 定値以上となる場合には、エッチングのばらつきあるい は平坦性等の問題を生じるようになってきた。そこで、 設計規則検査においては従来のインターナルチェック等 に加えてマスクバターンを構成するバターン要素(各図 形)の面積占有率を評価することも必要となってきた。 【0007】ところが、従来の設計規則検査では、その ような面積占有率の検査は行われておらず、また、設計 40 規則検査のプログラムには、面積占有率を算出する機能 を備えていなかった。僅かに、一図形の面積をAREA コマンドにより算出する機能のみを備えるものであっ

【0008】したがって、このような状況下では、マスクパターンの特定の領域における面積占有率の計算は、マスクパターンの各パターン要素ごとに面積を算出し、これを合算する計算を人手により行うような手段を採用せざるを得ない。しかしながらこのような手段によれば、パターン要素の数が膨大となる高集積な回路の設計

においては、マスクパターンの全領域において面積占有 率の計算を行うことは現実的に不可能となり、僅かに特 定の一部領域でのみ実行できるに過ぎず、とのような一 部領域のみの評価では設計者が主観的に問題と考える一 部領域のみの評価に止まり、とうてい客観的な評価を行 うことはできない。

【0009】また、前記状況下で面積占有率を一定値以下に担保する方法として、自動レイアウトの際に特定のルールを導入し、面積占有率が一定以上の値になり得ないような自動レイアウトにするという手段を採用することもできる。たとえば、配線をレイアウトする際に、各配線パターンが配置される位置を特定の格子に固定し、この格子のビッチ(格子間隔)と配線の幅を固定することにより、配線の最大面積占有率を決定することが可能となり、逆に要求される面積占有率がこの配線の最大面積占有率を越えないように前記ピッチおよび配線幅を決定することができる。しかしながら、このような手段では、レイアウト設計の自由度を制限し、より自由な設計あるいはより省面積の設計を行うことの妨げとなり、また、上記手段では実際の面積占有率の値を知ることができない。

【0010】本発明の目的は、マスクパターンの面積占有率を簡便にかつ正確に知ることができる技術を提供することにある。

【0011】本発明の他の目的は、面積占有率をマスク パターンの特定の領域ととに知ることができる技術を提 供することにある。

【0012】本発明のさらに他の目的は、特定領域でとの面積占有率をレイアウト設計にフィードバックし、エッチばらつき、平坦性等の製造工程における問題を抑制することができるマスクの設計技術を提供することにある。

【0013】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

## [0014]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0015】(1)本発明の半導体集積回路装置の設計方法は、複数のパターン要素からなり、集積回路を構成する部材の加工に用いるマスクのパターンを生成するマスクパターン生成工程と、マスクパターンが、設計規則を満足するか否かをコンピュータを用いて検査する設計規則検査工程とを有する半導体集積回路装置の設計方法であって、設計規則検査工程が、マスクパターンの特定の領域における複数のパターン要素の面積占有率を単一のジョブで計算する面積占有率計算の手順を備えたものである。

50 【0016】 このような半導体集積回路装置の設計方法

によれば、設計規則検査工程が、マスクパターンの特定 の領域における複数のパターン要素の面積占有率を単一 のジョブで計算する面積占有率計算の手順を備えるた め、バターン要素の面積占有率の計算を簡便に行うこと ができ、また、その計算結果により、製造工程から要求 される最大面積占有率の条件を満足しているか否かの判 断を容易にかつ正確に行うことができる。また、面積占 有率の計算を容易に行うことができるため、その計算結 果をレイアウト設計工程にフィードバックすることがで き、その結果、製造工程におけるエッチばらつきあるい 10 してバターン要素ごとに面積を求め、これを人手により は平坦性等の問題の発生が抑制されたマスクを設計する ことができる。

【0017】(2)本発明の半導体集積回路装置の設計 方法は、前記(1)記載の半導体集積回路装置の設計方 法であって、面積占有率計算の手順が、マスクパターン の全領域において単一または複数の枠領域に分割された 枠パターンとマスクパターンとのAND演算を実行し、 枠取りマスクパターンを生成する第1のステップと、枠 領域でとに配置され、パターン要素の最小幅よりも小さ なピッチを有する格子パターンまたはストライプパター 20 く、また、格子パターンおよびストライプパターンは、 ンと枠取りマスクパターンとのOR演算を実行し、枠領 域ごとに面積計算パターンを生成する第2のステップ と、面積計算パターンにAREA演算を実行し、枠領域 どとにバターン要素の占有面積を算出する第3のステッ プとを備えたものである。

【0018】 このような半導体装置の設計方法によれ ば、面積占有率計算の手順が、マスクバターンの全領域 において単一または複数の枠領域に分割された枠バター ンとマスクパターンとのAND演算を実行し、枠取りマ スクバターンを生成する第1のステップを備えているた 30 め、マスクバターンを複数の枠領域に分割することがで きる。すなわち、マスクパターン内の枠領域ごとに面積 占有率を計算することができる。このため、特定の枠領 域の面積占有率が高い場合には、その領域のみにダミー パターン等を配置して再度レイアウト設計を行うことが でき、枠領域でとに計算結果をフィードバックすること ができる。なお、枠領域が単一である場合にはマスクバ ターン全域の面積占有率が計算されることとなる。

【0019】また、枠領域ごとに配置され、パターン要 素の最小幅よりも小さなビッチを有する格子パターンま 40 たはストライプパターンと枠取りマスクパターンとの〇 R演算を実行し、枠領域どとに面積計算パターンを生成 する第2のステップを備えているため、枠領域内のバタ ーン要素を格子パターンまたはストライプパターンによ り一図形化された面積計算パターンとすることができ る。すなわち、格子パターンまたはストライプパターン は、バターン要素の最小幅よりも小さなピッチを有する ため、独立した閉図形であるバターン要素は必ず格子バ ターンまたはストライブパターンと重なることとなり、 両パターンのOR演算の結果である面積計算パターン

は、必ず一図形となっている。なお、ストライプパター ンの場合には、ストライプパターンを結合するラインを 少なくとも1本、たとえばストライプの方向に垂直に配 置する必要がある。

【0020】さらに、面積計算パターンにAREA演算 を実行し、枠領域ごとにパターン要素の占有面積を算出 する第3のステップを備えているため、枠領域内のパタ ーン要素の合算面積を一度に算出することができる。 こ れにより、パターン要素ととにAREAコマンドを実行 合算する必要がなく、簡便にかつ正確に枠領域どとの面 積占有率を計算することができる。なお、面積占有率 は、一図形化された面積計算パターンの面積を枠領域の 面積で除した値であることはいうまでもない。

【0021】なお、枠領域の間隔ならびに格子パターン およびストライプパターンの幅は、最小レイアウト寸法 とすることができる。

【0022】すなわち、マスクパターンを分割する枠領 域は、枠領域でとに別図形であることが認識できればよ 図形として認識できる幅であればよい。したがって、枠 領域間の幅は、バターン要素が2つの枠領域にまたがっ ている場合には両枠領域に分割されるため、その幅に相 当する面積が算入されない。また、パターン要素が配置 されていなかった領域の格子パターンおよびストライプ パターンは一図形化された面積計算パターンに含まれ る。そのため、枠領域間の幅および格子パターンおよび ストライプパターンの幅は面積計算の誤差となるため、 その幅は小さいほど好ましい。よって、各幅を最小レイ アウト寸法とすることにより、図形として認識しろる値 でかつ最小の値とするものである。

【0023】(3)本発明の半導体集積回路装置の設計 方法は、前記(1)または(2)記載の半導体集積回路 装置の設計方法であって、特定の領域または枠領域にお ける面積占有率が、一定の面積占有率を超過する場合に は、特定の領域または枠領域にダミーパターンを配置 し、ダミーパターンをパターン要素に加えて新たにマス クバターンを生成し、再度面積占有率の計算を行うもの である。

【0024】このような半導体集積回路装置の設計方法 によれば、特定の領域または枠領域における面積占有率 が、一定の面積占有率を超過する場合には、特定の領域 または枠領域にダミーパターンを配置し、ダミーパター ンをバターン要素に加えて新たにマスクバターンを生成 し、再度面積占有率の計算を行うため、面積占有率の計 算結果により製造工程においてエッチばらつきあるいは 平坦性の欠如等問題を生ずる可能性のあるマスクの設計 を事前に検知し、これをダミーパターンの配置により修 正してエッチばらつきあるいは平坦性の欠如等を抑制し 50 たマスクの設計を行うことができる。なお、ダミーパタ

(5)

ーンは、面積占有率の計算には算入されるが、実際には マスク化されないものである。

【0025】(4)本発明の半導体集積回路装置の設計 装置は、複数のパターン要素からなるマスクパターンが 設計規則を満足するか否かをコンピュータを用いて検証 することができる半導体集積回路装置の設計装置であっ て、マスクバターンのデータを記憶する第1記憶領域 と、マスクバターンの全領域を分割する枠パターンのデ ータを記憶する第2記憶領域と、枠パターンに相当する 領域内のバターン要素を結合して一図形とする格子バタ 10 相当する領域である。 ーンまたはストライプパターンを記憶する第3記憶領域 と、第1、第2または第3記憶領域を含むデータ記憶領 域から複数のデータを読み出し、複数のデータ間に図形 演算を施した後、データ記憶領域に演算結果を記憶する ことができる演算装置とを有し、第1記憶領域に記憶さ れたマスクパターンのデータと第2記憶領域に記憶され た枠パターンのデータを用いてAND演算を実行し、枠 取りマスクパターンを生成する第1の手順、枠取りマス クパターンのデータと第3記憶領域に記憶された格子バ 演算を実行し、枠パターンに相当する領域内において一 図形化された面積計算パターンを生成する第2の手順、 面積計算バターンのデータを用いてAREA演算を実行 し、枠バターンに相当する領域内のパターン要素の面積 を算出する第3の手順を有する面積計算手順を備えたも のである。

【0026】このような半導体集積回路装置の設計装置 によれば、前記(1)~(3)に記載した半導体集積回 路装置の設計方法を実施することができる。

#### [0027]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

【0028】(実施の形態1)図1は、本発明の一実施 の形態である半導体集積回路装置の設計方法の一例を示 したフローチャートである。以下、図1のフローチャー トにしたがって本実施の形態1の設計方法を説明する。 【0029】まず、半導体集積回路装置に要求される性 能あるいは特性等の仕様から半導体集積回路装置の機能 40 設計を行い、機能設計データに基づいて半導体集積回路 装置の論理設計が行われる(ステップ101)。論理設 計により、半導体集積回路装置の要求機能を満足した論 理接続データが得られる。

【0030】次に、論理接続データに基づいてレイアウ トパターンが生成される(ステップ102)。レイアウ トパターンの生成は、論理接続データを入力とするコン ビュータによる自動生成を利用することができる。な お、レイアウトパターンの生成には、製造工程の工程能 力を考慮して設計されたデバイス設計結果およびデバイ 50 あるのに対し、最小レイアウト寸法はその1000分の

ス性能に基づき設計される回路設計の結果である基本論 理回路あるいは論理標準セルが参照される。

【0031】レイアウトパターンは、製造工程で用いら れるマスク層でとに作成されるものであり、図2にその 一例を示す。図2は実施の形態1の設計方法で生成され るマスクパターンの一例を示す平面図である。図2のマ スクパターンは、配線パターンの一例を示したものであ る。マスク領域1はマスク全体すなわち1つの半導体チ ップに相当する領域であり、バターン要素2は、配線に

【0032】次に、パターン要素2について、従来の設 計規則検査でも行われていたインターナルチェック、エ クスターナルチェック、エンクロージャチェック等の幾 何学的な配置に関する検査が行われる (ステップ10 3)。この段階で不良が検出された場合には、不良の発 生箇所の修正、あるいは発生原因の対処の後再度レイア ウトパターンの生成を行う等の処置がとられる。

【0033】次に、マスク領域1にウィンドウ枠を適用 する(ステップ104)。図3は、実施の形態1のマス ターンまたはストライプパターンのデータを用いてOR 20 クパターンにウィンドウ枠を適用する場合のアレイ配置 用枠3の例を示す平面図である。アレイ配置用枠3は、 マスク領域1をメッシュ分割するものであり、後に説明 するように、枠領域ごとに面積占有率の計算が行われ

> 【0034】図4は、図3の一部を拡大した平面図であ る。アレイ配置用枠3は任意に適用するものであるた め、配線に相当するパターン要素2は、図4に示すよう にアレイ配置用枠3内に含まれるものあるいは分割され るものとなる。

【0035】図5は、図4のアレイ配置用枠3に枠バタ ーン4を適用した例を示す平面図である。枠パターン4 は、アレイ配置用枠3でとに配置され、隣接する枠バタ ーン4との間には微小なスペース5が設けられている。 すなわち、枠パターン4はアレイ配置用枠3の全領域に 配置されるわけではなく、アレイ配置用枠3よりも小さ な領域となるように配置される。

【0036】ウィンドウ枠の適用に際しては、枠パター ン4とパターン要素2とのAND演算が実行される。図 6は、AND演算が実行された後のパターン要素につい て示した平面図である。AND演算の実行によりパター ン要素2はアレイ配置用枠3の枠領域ごとに分割され る。なお、分割されたパターン要素2の面積には、スペ ース5に相当する部分の面積が含まれないため、面積計 算の際には誤差の要因となる。したがって、スペース5 はできるだけ小さいことが望ましいが、図形演算におい て認識できない距離ではAND演算の結果パターン要素 2を分割することができない。そこで、スペース5の距 離は、図形演算の認識限度である最小レイアウト寸法と することが望ましい。一般に、配線幅がμmオーダーで

(6)

1程度の値であることから、前記誤差はほぼ無視できる 範囲とすることができる。

【0037】次に、分割されたパターン要素2に格子パ ターン6を適用する(ステップ105)。図7は、実施 の形態1の格子パターンの一例を示した平面図である。 格子パターン6は、アレイ配置用枠3の枠領域ごとに配 置されており、隣接する枠領域との間にはスペース5が 設けられている。また、格子パターン6は、格子状の細 線で構成され、格子間隔7はパターン要素2の幅よりも ン要素2の幅よりも小さく設定することにより、格子パ ターン6とパターン要素2は必ず重なることとなる。ま た、格子パタレン6を構成する細線の幅8は、スペース 5と同様に最小レイアウト寸法とすることが好ましい。 これにより面積計算の誤差を無視することができる程度 に小さくすることができる。なお、このような最小レイ アウト寸法化は、サイジングを行うことにより実行可能 である。

【0038】格子パターン6を適用の際には、パターン 要素2と格子パターン6とのOR演算が実行される。図 20 8は、OR演算により生成される面積計算パターンを示 した平面図である。面積計算パターン9は、アレイ配置 用枠3の枠領域ごとに分割された図形であり、OR演算 の結果、バターン要素2と格子バターン6とが合成され た一図形となっている。格子パターン6の面積は、前記 のとおりその線幅が微小であるため、面積計算パターン 9の面積のうち大部分はバターン要素2の面積となって いる。

【0039】次に、面積計算を行う(ステップ10 6)。面積計算は、面積計算パターン9にAREA演算 30 を実行することにより行う。このように面積計算パター ン9にAREA演算を実行することによりアレイ配置用 枠3の枠領域内のバターン要素2の面積を一度で求める ことができる。すなわち、AREA演算は、一図形に対 して実行することができるコマンドであり、従来複数の バターン要素2が含まれている場合には一度でその合算 面積を求めることができなかったが、面積計算パターン 9は枠領域内のパターン要素2の面積に相当する面積を 有する一図形であるため、一度でその面積を求めること ができる。なお、枠領域におけるパターン要素2の面積 40 占有率は、前記AREA演算で求めた値をアレイ配置用 枠3の枠領域面積で除した値として求めることができ る。

【0040】次に、面積占有率が所定の値以上であるか 否かを判定する(ステップ107)。この判定の結果が 全てのアレイ配置用枠3において所定の値以下、すなわ ち製造工程においてエッチばらつきや平坦性の阻害を発 生するおそれがない場合には、設計規則検査を終了する (ステップ108)。判定の結果があるアレイ配置用枠 3において所定の値以上、すなわち製造工程においてエ 50

ッチばらつきや平坦性の阻害を発生するおそれがある場 合には、アレイ配置用枠3内にダミーパターンを設定し (ステップ109)、ステップ102のレイアウトバタ ーンの生成ステップにフィードバックする。

10

【0041】図9は、アレイ配置用枠3にダミーバター ン10を配置した例を示す平面図である。 ダミーパター ン10は、マスクパターンとしてマスク化されないが、 レイアウトパターンの生成の際には、強制的にパターン 要素2の一つとして配置されるものであり、実際のパタ 小さく設定されている。このように格子間隔7をパター 10 ーン要素2はダミーパターン10の領域を避けて配置さ れることとなる。このようにダミーパターン10を配置 することにより、この領域でのパターン要素2の密度を 低減し、当該領域での面積占有率を低減することができ る。また、ダミーパターン10を配置して再度ステップ 102~109の設計工程を経ることにより、最終的に は全てのアレイ配置用枠3において所定の面積占有率以 下の面積占有率となるマスクバターンを設計することが できる。このようなパターンのマスクを用いた製造工程 においてはエッチングのばらつきや平坦性の阻害を抑制 して半導体集積回路装置の性能向上および信頼性の向上 に寄与することが可能となる。

> 【0042】なお、このような設計方法は従来の設計手 法をほとんど変更することなく実行することが可能であ る。

> 【0043】また、本実施の形態1では、格子パターン 6を用いた例を示したが、図10に示すようなストライ プパターン11a~11cであってもよい。図10は、 実施の形態 1 に用いる一図形化用の他の例を示した平面 図であり、(a)は横ストライプパターンの例、(b) は縦ストライプパターンの例、(c)は斜めストライプ パターンの例を示す。この場合、各ストライプパターン の間隔は、格子パターン6の場合と同様にパターン要素 2の幅以下であることが必要であり、また、各ストライ ブバターンを結ぶ直線バターン12が必要である。

> 【0044】(実施の形態2)図11は、本発明の他の 実施の形態である半導体集積回路装置の設計装置を示し た概念図であり、(a)は大型計算機を用いた場合、

> (b) はワークステーションを用いた場合の例を示す。 【0045】図11(a)に示す設計装置は、外部記憶 装置13a,13bを有する大型計算機14と、外部記 憶装置15を有するワークステーション16とがネット ワーク17により接続されているものであり、ワークス テーション16にはディスプレイ18およびキーボード 19が接続されている。キーボード19には図示されて いないがマウス装置が接続されてもよい。

> 【0046】このような設計装置によれば、実施の形態 1で説明した設計方法を実現することができる。 すなわ ち、外部記憶装置13a.13bあるいは外部記憶装置 15には設計規則検査の対象となるレイアウトパターン のデータを記憶することができ、また、枠パターン4あ

るいは格子パターン6等のデータを記憶することができ る。さらに、演算結果のデータも記憶することができ

【0047】また、大型計算機14では、外部記憶装置 13a, 13bに記憶された図形演算プログラムに従っ て図形演算を実行することができ、その演算結果をネッ トワーク17を介してワークステーション16の外部記 億装置15に送信することができる。 さらに大型計算機 14の外部記憶装置13a, 13bには、実施の形態1 で説明した設計方法のプログラムを記憶し、大型計算機 10 14ではそのプログラムにしたがって実施の形態1で説 明した設計方法を実行することができる。

【0048】さらに、ワークステーション16では、図 形演算の結果を外部記憶装置 15 から読み出し、ディス プレイ18にGUI (Graphical User Interface) を用 いて表示することができる。演算結果は、キーボード1 9等を用いて必要に応じて修正等を加えることができ る。

【0049】図11(b)に示す設計装置は、(a)に 示したワークステーション16を複数台有するものであ 20 ターンの例、(b)は縦ストライプバターンの例、 り、大型計算機の機能を複数のワークステーション16 により代替するものである。近年のワークステーション の性能向上により、大型計算機の機能を1台のワークス テーションにより集中的にあるいは複数台のワークステ ーションにより分散化して実行可能となったことに対応 したものである。このようにワークステーション16を 用いることにより高価な大型計算機を用いず、設計の効 率化を図ることができる。

【0050】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 30 4 枠パターン 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも ない。

#### [0051]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0052】(1)マスクパターンの面積占有率を簡便 にかつ正確に知ることができる。

【0053】(2)面積占有率をマスクバターンの特定 40 14 大型計算機 の領域ととに知ることができる。

【0054】(3)特定領域ととの面積占有率をレイア ウト設計にフィードバックし、エッチばらつき、平坦性 等の製造工程における問題を抑制することができる。

## 【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体集積回路装

置の設計方法の一例を示したフローチャートである。

【図2】実施の形態1の設計方法で生成されるマスクバ ターンの一例を示す平面図である。

【図3】実施の形態1のマスクパターンにウィンドウ枠 を適用する場合のアレイ配置用枠の例を示す平面図であ

【図4】図3の一部を拡大した平面図である。

【図5】図4のアレイ配置用枠に枠パターンを適用した 例を示す平面図である。

【図6】AND演算が実行された後のバターン要素につ いて示した平面図である。

【図7】実施の形態1の格子パターンの一例を示した平 面図である。

【図8】OR演算により生成される面積計算パターンを 示した平面図である。

【図9】アレイ配置用枠にダミーパターンを配置した例 を示す平面図である。

【図10】実施の形態1に用いる一図形化用パターンの 他の例を示した平面図であり、(a)は横ストライプバ

(c) は斜めストライプパターンの例を示す。

【図11】本発明の他の実施の形態である半導体集積回 路装置の設計装置を示した概念図であり、(a)は大型 計算機を用いた場合、(b)はワークステーションを用 いた場合の例を示す。

#### 【符号の説明】

- 1 マスク領域
- 2 バターン要素
- 3 アレイ配置用枠
- - 5 スペース
  - 6 格子パターン
  - 7 格子間隔
  - 8 幅
  - 9 面積計算パターン
  - 10 ダミーパターン
  - 11a~11c ストライプパターン
  - 12 直線パターン
  - 13a.13b 外部記憶装置

  - 15 外部記憶装置
  - 16 ワークステーション
  - 17 ネットワーク
  - 18 ディスプレイ
  - 19 キーボード

【図1】

# 図 1

